Requested Patent

JP1028856

Title:

MULTILAYERED INTEGRATED CIRCUIT

Abstracted Patent

JP1028856

Publication Date:

1989-01-31

inventor(s):

TAKEUCHI RYOSUKE

Applicant(s):

MITSUBISHI ELECTRIC CORP

Application Number:

JP19870182307 19870723

Priority Number(s):

IPC Classification:

H01L27/00; H01L23/52; H01L25/08

Equivalents:

ABSTRACT:

PURPOSE:To form a large scale integrated circuit with high reliability, by stacking, on an LSI chip of lower side layer, an LSI chip whose area is smaller than that of the LSI chip of lower side layer, and connecting, through wires, the LSI chip of the upper side layer and that of the lower side layer.

CONSTITUTION:A multilayer integrated circuit is formed, by stacking at least two or more layers of large scale integrated circuit chips 10-12. The area of the chip 11 of upper layer stacked on the chip 10 of lower layer is larger than the area of the chip 12 of upper layer stacked on the chip 11 of lower layer. The signal transmission and reception between the chip 10 and the chip 11 and between the chip 11 and the chip 12 is performed via a wire 15a. Thereby, a large scale integrated circuit with high reliability can be obtained.

4, .

①特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭64-28856

€Int.Cl.4

識別記号

厅内整理番号

❸公開 昭和64年(1989)1月31日

H 01 L 27/00 23/52 25/08

3 0 1 A - 8122 - 5F

B-8728-5F B-7638-5F

B-7638-5F 客査請求 未請求 発明の数 1 (全 3 頁)

公発明の名称 多層集積回路

②特 顧 昭62-182307

母出 顧 昭62(1987)7月23日

母 時 者 武 内

良 祐 兵庫県尼

兵庫県尼崎市塚口本町8丁目1番1号 三菱電機株式会社

通信拨製作所内

②出 顋 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

②代 理 人 并理士 田澤 博昭 外2名

勞 編

1. 発明の名称

多層集積四路

2. 特許預束の厳禁

大規模集長団路チャブを少なくとも2層以上根 がしてなる多層集長団路にであると、下側層の上側 大規模集長団路チャブ上に表層を大きくした 大規模集長団路チャブ上に表層を大きくした。 に大規模集長団路チャブルで表現の に大規模を に対象を に対を に対象を に

3. 発明の詳細な説明

〔産業上の利用分野〕

との発明は電子機器等に超込まれる多層集費固 路に関するものである。

〔従来の技術〕

第3回は例えば1985年10月7日発行の「E 経エレクトロニクス」のP235に掲載された従 来の多層集製図路を示す一部切欠斜視面であり、 図にかいて、1は下層大規模集積回路テップ(以 下下層し8 I チップという)、 2 は上層大規模集 製団路チップ(以下上層しS I チップという)、 3 はこれら下層し8 I チップ 1 かよび上層し8 I チップ 2 に致けられたポンディングペッド(以下、 ペッドという)、 4 は疑配離で、上配下層し8 I チップ 1 のパッド 3 と上層し8 I チップ 2 のペッド 1 とを電気的に接続する。 5 はハンダで、 機層 された下層し8 I チップ 1 と上層し8 I チップ 2 とをパッド 3 を介して接続する。

次に動作について説明する。

上層L8Iテップ2と下層L8Iテップ1との 信号の送受信は既配線4を介在させて行う。

[発明が解決しようとする問題点]

英来の多層集景図路は以上のように構成されているので、上層LSIテップ2と下層LSIテップ2と下層LSIテップ1を結構するには上層LSIテップ2の複配線の位相に対して下層LSIテップ1のパッド3の位置がずれてはならず、そのため製造コストが高くなり、またずれがおった場合に毎正ができないので、

Ų

厳記載(とパッド)との結構部分の信頼性が低く、 入出力信号は最上層のLSIナップのパッド)からしか取り出せないという飼的があるなどの問題 点があった。

との発明は上記のような問題点を解析するため になされたもので、 紙脂されるLBIテップ間の 細胞の信頼性を高め、 かつ製造コストを伝統できる多層集積固略を得ることを目的とする。

[問題点を解決するための手段]

との発明に係る多形集材図路は下側層のLSI テップより小さを面鉄のLSIテップをその上に 数層し、上側層と下側層とのLSIテップのペッ ドをワイヤで始載したものである。

[作用]

との発明にかける多対象技区路は上側層、下側 層のパッドをワイヤボンディングすることで維想 を行い、容易に信頼性の高い大規模集務回路を得 ることができ、また入出力信号値をいずれの層の し81ナップからでも取り出せるものである。

〔突始何〕

1 1 との信号の接受あるいは第2層LSIチップ 1 1 と第3層LSIチップ12との信号の接受は ワイヤ 15a により行われる。また、第2層LSI チップ11十第3層LSIチップ12の基板の基準 単電位は第2層LSIチップ11の下の導体膜17 を電標あるいはアースなどの基準電位に接続する ととで得ることができる。

また、上記実施例では事体質にワイヤギンディングで基準電位を与える方法を用いたが、 等体質 に
本章電位を与える方法としては絶景の一部に
大をおけ、下側層のLSIチップの部分にパッド
を設け、ハンダ等で上側層のチップの導体質と接
使してもよい。

また、上記実施例では3階の多層集数回路を示 したが、2層以上であれば何層でもよく、上記実 第例と同様の効果を奪する。

(発明の効果)

以上のようにこの発明によれば、各層のパッド をワイヤで拍差が可能なように多層集後回路を構 成したので安価に高集度化でき、信頼性も高いも 以下、この発明の一実施例を間について取明する。

第1回はこの発明の一実施例の最時間点を示す 平面図、第2回は同じく質面図で、再図とも3層 のLSIテァブを含ねた多層集費回路を示す。同 歯にかいて、10仕祭1府LSIテップ、11仕 との第1層L8Iチップ10上に収着される第2 用LSIナップ、12は第2用LSIナップ11 上に表層される第3層LSIチップ、 13m は第1 乃亜第3層L8 I チップ18.11.12上のパッド、 136 ばL8Iバッケージ14のパッド、 15a 仕葉 1 層L8 I チップ 1 0 のパッド 13a と第 2 層 LSI テップ11のペッド3を恭続したワイヤ、 15b は 第2層LSIテップ11のパッド3とLSIパッ ケージ14のパッド 13b とを装従したワイヤ、16 は各層を絶縁する絶象質で17はそれぞれ上質度 のLSIチェブに基準電位を与えるための導体展 である。

次に動作について説明する。

第1層L8Iテップ10と第2層LSIテップ

のが得られる効果がある。

4. 図面の簡単な説明

第1回はこの発明の一実施例による多層集後回 時の板略構成を示す平面圏、第2回は同じく側面 図、第3回は従来の多層集根回路の一例を示す一 毎切欠斜視回である。


10.11.12はLS I テップ、13a.13b はパッド、 15a/15b はワイヤ。


なか、図中、同一符号は同一、又は相当部分を 示す。

养 許 出 顧 人 三菱螺镊株式会社

代理人 弁理士 田 淳 昭 (外2名)

持開昭64-28856 (3)





THIS PAGE RI AN! (USPTO)